Projektowanie układów scalonych CMOS

Projektowanie układów scalonych CMOS

Dostępność:w magazynie 1 egz.
Czas realizacji:24 h
ISBN:978-83-206-1792-4
EAN:9788320616354
Kod tytułu:45177
Szerokość:165 mm
Wysokość:245 mm
56,00 zł
50,40 zł
Cena netto: 48,00 zł
(5% VAT)
Ilość stron 267
Miejsce wydania Warszawa
Numer wydania 1
Oprawa miękka
Rok wydania 2010
Typ Książka
PKWiU 58.11.1
Język polski
Podręcznik poświęcony podstawowym zagadnieniom z zakresu projektowania układów scalonych CMOS, obecnie powszechnie stosowanym we wszystkich dziedzinach przemysłu, telekomunikacji, medycynie i wielu innych. Podano podstawowe wiadomości dotyczące tranzystorów MOS i elementów stosowanych w technologii CMOS, a także opis oprogramowania wspierającego hierarchiczne projektowanie układów scalonych. Przedstawiono projektowanie układów scalonych metodami bottom-up (od pojedynczego elementu do układu) oraz top-down (od funkcji układu do jego fizycznej realizacji).Odbiorcy książki: studenci wydziałów elektroniki, telekomunikacji i informatyki wyższych uczelni technicznych, studenci wydziałów informatyki uniwersytetów, słuchacze studiów doktoranckich i podyplomowych.

Spis treści:

Słowo wstępne
1. Wprowadzenie

2. Wytwarzanie układów scalonych - od pomysłu do testów - kurs w pigułce
2.1. Pomysł
2.2. Schemat i symulacje wstępne
2.3. Topografia i sprawdzenie reguł geometrycznych
2.4. Ekstrakcja elementów podstawowych i porównanie ze schematem
2.5. Ekstrakcja elementów podstawowych i pasożytniczych oraz przeprowadzenie symulacji
2.6. Fabrykacja i testy gotowej struktury
2.7. Podsumowanie kursu w pigułce
3. Układy CMOS
3.1. Tranzystory MOS
3.2. Tranzystor dyskretny a tranzystor jako podstawowy element układu scalonego
3.3. Pasożytnicze pojemności w układach CMOS
3.4. Parametry układów cyfrowych
3.4.1. Charakterystyka przejściowa i marginesy zakłóceń
3.4.2. Obciążalność bramki
3.4.3. Właściwości dynamiczne
3.4.4. Konsumpcja energii
3.4.5. Współczynnik Delay-Power Product (DP)
3.5. Podstawowe elementy CMOS
3.5.1. Inwerter
3.5.2. Bramka NAND
3.5.3. Bramka NOR
3.5.4. Bramki AOI i OAI
3.5.5. Bramka XOR
3.5.6. Bramka transmisyjna
3.5.7. Bufor trójstanowy
3.5.8. Przerzutniki
4. Oprogramowanie wspierające hierarchiczne projektowanie układów scalonych
5. Projektowanie układów scalonych metodą od szczegółu do ogółu

5.1. Schemat układu - od tranzystorów do systemu
5.2. Weryfikacja funkcjonalna
5.3. Tworzenie topografii
5.3.1. Reguły projektowe, czyli kompromis uzysku produkcji i wydajności systemu
5.3.2. Parametry elektryczne warstw
5.3.3. Połączenie układu scalonego ze światem zewnętrznym
5.3.4. Przykładowe topografie
5.4. Weryfikacja topografii i przesłanie układu do produkcji
6. Projektowanie układów scalonych metodą od ogółu do szczegółu
6.1. Cykl projektowy układu scalonego metodą od ogółu do szczegółu
6.2. Programowanie, kompilacja i symulacja działania układów za pomocą języków opisu sprzętu
6.3. Synteza logiczna
6.4. Komórki standardowe i automatyczne generowanie topografii
7. Produkcja układów scalonych
7.1. Wytwarzanie struktury półprzewodnikowej
7.1.1. Wytwarzanie monokryształu
7.1.2. Defekty struktur monokrystalicznych
7.1.3. Kształtowanie elementów elektrycznych
7.1.4. Nanoszenie warstw
7.1.5. Defekty nanoszonych warstw
7.1.6. Kształtowanie warstw - proces, defekty
7.1.7. Domieszkowanie i wygrzewanie
7.1.8. Uproszczony proces produkcji struktury CMOS
7.2. Postęp technologii CMOS i przyszłość układów scalonych
8. Podstawy języka Verilog
8.1. Terminologia
8.2. Moduł i porty
8.3. Podstawowe konstrukcje języka Verilog
8.3.1. Typy danych
8.3.2. Skalary i wektory
8.3.3. Operacje na wektorach
8.3.4. Pamięci
8.3.5. Parametry
8.3.6. Zadania i funkcje
8.4. Składnia i konwencje języka Verilog
8.4.1. Słowa kluczowe
8.4.2. Identyfikatory
8.4.3. Komentarze
8.4.4. Znaki białe
8.4.5. Stałe
8.5. Przeprowadzanie i kontrola symulacji
8.5.1. Czas i opóźnienia
8.5.2. Moduł testowy
8.5.3. Zadania i funkcje systemowe
8.5.4. Dyrektywy kompilatora
8.6. Hierarchia
8.7. Poziomy abstrakcji modelowania
8.8. Projektowanie na poziomie kluczy i bramek
8.8.1. Elementy predefiniowane
8.8.2. Przykłady zastosowania
8.8.3. Własne elementy predefiniowane
8.9. Projektowanie na poziomie przepływu danych
8.9.1. Operatory
8.9.2. Przypisania współbieżne
8.9.3. Przykładowe zastosowania
8.10. Projektowanie na poziomie behawioralnym
8.10.1. Bloki proceduralne
8.10.2. Instrukcje warunkowe i wyboru
8.10.3. Pętle
9. Zjawiska elektrotermiczne w układach scalonych
9.1. Zjawiska termiczne w ciałach stałych
9.1.1. Rodzaje wymiany ciepła
9.1.2. Równanie przewodnictwa ciepła w ciałach stałych
9.1.3. Rozwiązanie równania przewodnictwa ciepła w ciałach stałych, opisującego warunki pracy obudowanych układów scalonych w stanie ustalonym
9.2. Analiza interakcji elektrotermicznych w układach scalonych
9.2.1. EThS - narzędzie do przeprowadzania symulacji elektrotermicznych w stanie ustalonym
9.2.2. Thermtest - prototypowy układ scalony do weryfikacji zjawisk elektrotermicznych w układach scalonych
9.2.3. Dopasowanie i weryfikacja modeli elektrotermicznych na podstawie pomiarów układu testowego Thermtest i symulacji w środowisku EThS
9.2.4. Przykładowe symulacje elektrotermiczne
Spis literatury

Newsletter

Schowek


Brak tytułów w schowku.